超高频射频设别应答器调制可解析模型研究

文章描述了一种应用于超高频无源射频识别应答器背散射调制的可解析模型.我们采用单个MOS管进行幅度键控调制,并分析了调制器的输入阻抗在"开启"和"关闭"模式下的具体情况,使得优化调制电路、获得更理想的能效变得更为简单.该模型在SMIC 0.13 μ m 1P8M混合型号工艺上得到验证,仿真结果和模型预测吻合度很高.     

SOC芯片DFT研究与设计

文章首先介绍了SOC系统的DFT设计背景和DFT的各种测试机理,包括基于功能的总线测试机理、基于边界扫描链的测试机理、基于插入扫描电路的测试机理以及基于存储器自测试的测试机理。然后以某专用SOC芯片为例提出了SOC电路的DFT系统构架设计和具体实现方法。主要包括：含有边界扫描BSD嵌入式处理器的边界扫描BSD设计,超过8条内嵌扫描链路的内部扫描SCAN设计,超过4个存储器硬IP的存储器自测试MBIST,以及基于嵌入式处理器总线的功能测试方法。最后提出了该SOC系统DFT设计的不足。     

流水线模数转换器研究现状

基于运算放大器(OTA)的开关电容技术是目前流水线模数转换器(ADC)的主要实现方式.由于该技术需要使用高增益宽带宽OTA来保证电路的速度和精度,基于该技术的流水线ADC难以在纳米级CMOS工艺条件下实现并且功耗限制日益突出.文章首先介绍了流水线ADC的基本原理,其次介绍了基于OTA的开关电容实现技术及其在纳米级CMO...     

LVDS（低压差分信号）测试技术研究

LVDS信号是一种高速串行总线标准,主要应用在视频信号传输等领域。LVDS器件应用越来越广泛,其测试技术面临越多挑战。文章首先介绍了LVDS信号的特点,从信号完整性方面介绍了LVDS在设计时需要注意的问题,并讨论了LVDS器件测试中涉及到的抖动、眼图、误码率等主要问题。同时介绍了如何将大规模自动测试系统（UltraFL...     

一种0.13μm-200MHz高速连续时间Sigma-Delta调制器设计

本文在SMIC 130 nm CMOS工艺条件下设计一种高速连续时间Sigma-Delta调制器.该调制器采用了单环3阶一位量化正反馈结构,在采样时钟为128 MHz和过采样率为32的条件下,通过spectre和Matlab仿真验证.该调制器达到了2 MHz的信号带宽和75 dB的动态范围,在1.2V电源电压下其总功耗为20mW.     

一种基于CMOS工艺的Gbps高速LVDS发送电路

低压差分信号（LVDS）是用于高速低功耗数据传输的一种非常理想的传输技术。由于使用全差分技术和低电压摆幅,LVDS技术达到高速度的同时消耗的功耗非常小。设计了一种具有Gbps发送速度的LVDS发送电路。通过在输出采用闭环控制模式,使得LVDS输出共模电平和电压幅值被控制在一个合理的范围内。基于SMIC 0．18μm CMOS工艺模型,采用Hspice仿真器对整个发送电路进行模拟,结果表明所设计的发送电路具有4Gbps发送速度,功耗仅为18．6mW。     

UART波特率发生电路设计

设计了一种基于"ATD+迭代法"的UART波特率发生电路。波特率发生电路中的ATD电路用于监测串行数据的变化,并在串行数据的边沿(上升沿或下降沿)输出低电平信号。波特率探测电路对ATD电路的输出信号的低电平和高电平分别进行计数,该计数值和保持寄存器中存储的最小值比较,若前者小于后者,则保存寄存器中的最小值被该计数值取代,若前者大于后者,则保存寄存器中的最小值不变。经过一段时间比较迭代,最终得到设计需要的最小值,从而通过波特率发生器正确地输出串行数据的波特率。     

8ns 4M_bit高可靠性静态随机存储器

为了满足目前对大容量、高速、高可靠性静态随机存储器(SRAM)越来越多的需求和解决高集成度的SRAM成品率深受生产工艺影响的问题,文章提出了一个256k×16bit高性能SRAM的设计。主要针对以下几个方面进行了描述:采用分级字线的方法和字线局部译码电路,提高速度;采用全PMOS管启动电路、与电源无关的偏置和加入补偿电容的稳压电路消除振荡、提高可靠性、降低功耗;冗余修补电路提高产品成品率。该4M_bitSRAM芯片采用SMIC0.18μm标准工艺,地址转换和存取时间仅为8ns,在SS模型125℃加入寄生参数且每个I/OPAD端口挂50pF电容的情况下,仿真结果表明从地址建立到数据读出仅需要7.16ns。     

用于200V电平位移电路的薄层SOI高压LDMOS

文章基于1.5μm厚顶层硅SOI材料,设计了用于200 V电平位移电路的高压LDMOS,包括薄栅氧nLDMOS和厚栅氧pLDMOS。薄栅氧nLDMOS和厚栅氧pLDMOS都采用多阶场板以提高器件耐压,厚栅氧pLDMOS采用场注技术形成源端补充注入,避免了器件发生背栅穿通。文中分析了漂移区长度、注入剂量和场板对器件耐压的影响。实验表明,薄栅氧nLDMOS和厚栅氧pLDMOS耐压分别达到344 V和340 V。采用文中设计的高压器件,成功研制出200 V高压电平位移电路。     

一种用于14位250 MS/s ADC的3.5 Gb/s发送器

提出了一种用于14位250 MS/s ADC的数据发送器。该发送器输出采用电流模驱动方式,最高数据传输速率达3.5 Gb/s,数据输出仅需要2个数据端口。电路采用180 nm 1.8 V 1P5M CMOS工艺实现。测试结果表明,该发送器在3.5 Gb/s速率下的输出信号摆幅为800 mV,抖动峰峰值为100 ps,功耗为32 mW。采用该3.5 Gb/s数据发送器的ADC在250 MHz采样率下得到的信噪比为71.1 dBFS,无杂散动态范围为77.6 dB。